Crolles, le 26 Aout 2011


L’association RapidIO a annoncé le 19 Juillet la nouvelle spécification du standard d’interconnexion série haut débit inter-chips et inter-cartes  largement utilisée dans l’Aéronautique, la Défense et les Télecoms, tout particulièrement pour les architecture multiprocesseurs PowerPC, QorIQ, FPGA au format VPX/6U.

Avec un taux de transfert à 10Gbis/sec par lien série, il assurera une compatibilité descendante à 100% avec la Gen-1 SRIO (1.25, 2.5, 3.125 Gbaud) datant de 1999 et la  Gen-2 SRIO (5.0, 6.25 Gbaud).
Rappelons que les liens série du protocole RapidIO peuvent être, comme le PCIe, parallélisés par x1, x2, x4, x8 et même x16 pour augmenter la bande passante du port de communication ; même s’il est vrai que le standard le plus usité aujourd’hui est un canal composé de 4 liens. Ce protocole est particulièrement intéressant pour les applications temps réel requérant des temps de latences très faibles comme le C4ISR dans la Défense ou les communications sans fil 3G, 4G et futur 5G. Pour les liaisons inter-châssis, on lui préférera le PCIe Over Cable avec les solutions de DOLPHIN.